現(xiàn)象：在Vivado中已配置modelsim為仿真工具后，運行仿真，報錯USF-ModelSim-70和ERROR: [Vivado 12-4473]

詳細報錯內(nèi)容如下

ERROR: [USF-ModelSim-70] 'compile' step failed with error(s) while executing 'C:/Users/ZYP_PC/Desktop/verilog_test/VHDL/project_1/project_1.sim/sim_1/impl/func/modelsim/compile.bat' script. Please check that the file has the correct 'read/write/execute' permissions and the Tcl console output for any other possible errors or warnings.

ERROR: [Vivado 12-4473] Detected error while running simulation. Please correct the issue and retry this operation.

ERROR: [Common 17-39] 'launch_simulation' failed due to earlier errors.

原因

問題確認思路，根據(jù)報錯提示，是compile.bat的問題，可能是執(zhí)行權(quán)限的問題，找到compile.bat腳本，執(zhí)行，命令窗口直接閃退。

無法直接執(zhí)行compile.bat腳本，則對里面的命令組條執(zhí)行

執(zhí)行結(jié)果如下，原因找到，是modelsim未激活。

桌面直接打開modelsim，無法打開，說明的確是license問題

解決：

對modelsim配置正確的license，即環(huán)境變量值LM_LICENSE_FILE設置正確的license路徑。