最美情侣中文字幕电影,在线麻豆精品传媒,在线网站高清黄,久久黄色视频

歡迎光臨散文網(wǎng) 會員登陸 & 注冊

Verilog基礎(chǔ)之十、計(jì)數(shù)器實(shí)現(xiàn)

2023-06-25 21:23 作者:行中悟_悟中行  | 我要投稿

一、前言

????計(jì)數(shù)器是較為基礎(chǔ)的邏輯,很多其他邏輯可依靠計(jì)數(shù)器實(shí)現(xiàn),如控制器,分頻。原理為通過統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)來輸出計(jì)數(shù)值。

二、工程設(shè)計(jì)

2.1?設(shè)計(jì)代碼

工程設(shè)計(jì)以計(jì)數(shù)20的計(jì)數(shù)器為例

測試代碼

2.2 綜合結(jié)果

綜合后的網(wǎng)表可知,6位的計(jì)數(shù)器由6個(gè)LUT和6個(gè)FF實(shí)現(xiàn),多余的一個(gè)連接到rst的LUT1是用于取反,因?yàn)閞st低電平復(fù)位

2.3 仿真結(jié)果

下圖仿真中,計(jì)數(shù)輸出out在計(jì)數(shù)到19后從0開始,符合預(yù)期



Verilog基礎(chǔ)之十、計(jì)數(shù)器實(shí)現(xiàn)的評論 (共 條)

分享到微博請遵守國家法律
甘肃省| 临邑县| 安国市| 弥勒县| 房产| 望城县| 长宁区| 莲花县| 南宫市| 沐川县| 太仓市| 中阳县| 蒲江县| 郧西县| 延寿县| 邛崃市| 蒙阴县| 盘山县| 五常市| 闵行区| 凤山县| 镇坪县| 克拉玛依市| 上虞市| 玉龙| 湖北省| 奎屯市| 白城市| 中山市| 图片| 阿尔山市| 南漳县| 洪雅县| 连南| 鄂伦春自治旗| 云阳县| 体育| 永清县| 高阳县| 浑源县| 九龙城区|