Cadence Allegro飛線的隱藏關(guān)閉
Cadence Allegro飛線的隱藏關(guān)閉
在PCB設(shè)計過程中，一把布線的順序是先走信號線，然后進行電源的處理、電源的分割，然而電源的飛線是非常多的，非常影響信號線的布線，所以剛開始會將電源的飛線進行隱藏，具體操作的步驟如下所示：
1. 點擊執(zhí)行菜單命令Logic-Identify DC Nets，如圖1所示，定義電源的電壓屬性；
圖1 定義電壓屬性示意圖
2. 進入電壓設(shè)置界面，可以從網(wǎng)絡(luò)列表選擇網(wǎng)絡(luò)，也可以是鼠標去PCB界面進行點擊，如圖2所示，我們選擇到GND網(wǎng)絡(luò)，目前是沒有賦予電壓值的，顯示是None，在Voltage欄輸入電壓值為0，這樣飛線就會收起來了；
圖2 將電源飛線收起示意圖
3. 如圖3所示，將電壓值指定好以后，點擊Apply命令運用下，飛線就收起來，不會到處飛，方便對其它信號線的布線以及規(guī)劃。其它電源的飛線，跟這個的處理方法是一致的，也是賦予電壓值即可，是多少伏特的電壓值就賦予多少電壓值即可。
上述，就是在Allegro軟件中，對電源飛線進行隱藏的方法解析，當信號線布完之后，需要顯示電源的飛線，將之前的賦予的電壓值進行刪除即可。
圖3 地網(wǎng)絡(luò)飛線收起示意圖
聲明：本文凡億教育原創(chuàng)文章，轉(zhuǎn)載請注明來源！
