好的方面:

????非阻塞賦值前加#1可以使仿真波形輸出延遲一個單位時間：

????1.便于觀察/理解波形；

????2.許多高性能觸發(fā)器的hold時間是0-800ps之間，加上#1通常可以修復(fù)許多RTL和門級混合仿真相關(guān)的問題。（摘錄，不懂）

壞的方面：

????1.見上第2點(diǎn)有些門級模型的混仿需要hold時間大于1ns，加上#1會導(dǎo)致失敗；

????2.仿真器通常對#1沒有優(yōu)化，加上#1會導(dǎo)致仿真時間延長；

示例：

????always@(posedge clk)

????????q <= #1 8'XX;

以上#1也偶見#0.1；

[1]魏家明. VERILOG編程藝術(shù)(EDA精品智匯館)[M]. 電子工業(yè)出版社, 2014.

by Logic.Trash