HDLBits (86) — 帶使能位的D觸發(fā)器
2022-03-28 00:05 作者:僚機(jī)Wingplane | 我要投稿
本題鏈接：
https://hdlbits.01xz.net/wiki/Dff16e
制作16位D觸發(fā)器。有時(shí)只修改一組觸發(fā)器的一部分很有用。字節(jié)啟用輸入控制16個寄存器的每個字節(jié)是否應(yīng)在該周期寫入。byteena[1]控制高位字節(jié) d[15:8]，而byteena[0]控制低位字節(jié)d[7:0]。resetn是一個同步，有效的低復(fù)位。
所有D觸發(fā)器應(yīng)由clk的上升觸發(fā)。
題目
答案
輸出波形
同步低電平有效復(fù)位
順序塊用關(guān)鍵字 begin 和 end 來表示。
順序塊中的語句是一條條執(zhí)行的。當(dāng)然，非阻塞賦值除外。
順序塊中每條語句的時(shí)延總是與其前面語句執(zhí)行的時(shí)間相關(guān)。
參考內(nèi)容：
4.4 Verilog 語句塊?| 菜鳥教程：
https://www.runoob.com/w3cnote/verilog-statements-block.html
標(biāo)簽：
